ID de l'article: 000090688 Type de contenu: Errata Dernière révision: 10/05/2022

Pourquoi les indicateurs d’erreur ECC sont-ils observés lors du test du cœur Intel® FPGA IP Interlaken (2e génération) sur le matériel ?

Environnement

    Intel® Quartus® Prime Pro Edition
    FPGA Intel® IP pour Interlaken (2ᵉ génération)
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descriptif

En raison d’un problème dans la version 21.4 du logiciel Intel® Quartus® Prime Pro Edition et les versions précédentes, le cœur Intel® FPGA IP Interlaken (2e génération) ne parvient pas à corriger l’erreur de code de correction d’erreur (ECC) avec le signal valide des données. Les erreurs ECC peuvent donc être incorrectement signalées.

Résolution

Il n’existe aucune solution à ce problème lorsque vous utilisez la version 21.4 et antérieure du logiciel Intel® Quartus® Prime Pro Edition.
Ce problème a été résolu à partir de la version 22.1 du logiciel Intel® Quartus® Prime Pro Edition.

Produits associés

Cet article concerne 2 produits

FPGA et FPGA SoC Intel® Agilex™ 7
FPGA et FPGA SoC Intel® Stratix® 10

1

Vous avez besoin d'aide ?

Contacter l'assistance

Avertissement

1

Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c’est la version anglaise qui prévaut. Afficher la version anglaise de cette page.