ID de l'article: 000090687 Type de contenu: Errata Dernière révision: 10/05/2022

Pourquoi puis-je constater des pannes de compilation et des problèmes fonctionnels lors de l’utilisation de plusieurs instanciations du cœur Intel® FPGA IP interlaken (2e génération) avec des configurations différentes dans le logiciel Inte...

Environnement

  • Intel® Quartus® Prime Pro Edition
  • FPGA Intel® IP pour Interlaken (2ᵉ génération)
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descriptif

    En raison d’un problème dans la version 20.2 du logiciel Intel® Quartus® Prime Pro Edition et versions antérieures, l’activation instantanée de différentes configurations du cœur d’Interlaken (2e génération) Intel® FPGA IP dans votre conception peut rencontrer des problèmes. Le fichier uflex_ilk_dcore.sv n’est pas unique à chaque configuration de la propriété intellectuelle (IP) et cela peut entraîner des problèmes de compilation et fonctionnels.

    Résolution

    Pour contourner ce problème dans la version 20.2 du logiciel Prime Pro Edition Intel® Quartus® version 20.2 et antérieure, uniquez le fichier uflex_ilk_dcore.sv pour chaque configuration de l’Interlaken (2e génération) Intel® FPGA IP cœur à utiliser.

    Ce problème a été résolu à partir de la version 20.3 du logiciel Intel® Quartus® Prime Pro Edition.

    Produits associés

    Cet article concerne 2 produits

    FPGA et FPGA SoC Intel® Agilex™ 7
    FPGA et FPGA SoC Intel® Stratix® 10

    Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.