ID de l'article: 000090599 Type de contenu: Dépannage Dernière révision: 11/01/2023

Pourquoi le signal o_rx_pcs_ready ne s’affirme-t-il pas lors d’une simulation de la reconfiguration dynamique Intel® FPGA IP multirate F-Tile lorsque le profil de démarrage utilise un sous-ensemble des FPGA FGT au sein du groupe de reconfig...

Environnement

  • Intel® Quartus® Prime Pro Edition
  • Interfaces
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descriptif

    En raison d’un problème dans la version 22.1 du logiciel Intel® Quartus® Prime Pro Edition, o_rx_pcs_ready ne s’affirme pas lors de la simulation du multirate Ethernet F-Tile Intel® FPGA IP l’exemple de conception de la reconfiguration dynamique lorsque le profil de démarrage utilise un sous-ensemble des FPGA FGT au sein du groupe de reconfiguration.

    Par exemple, si vous utilisez le Intel® FPGA IP Multirate Ethernet F-Tile avec le groupe de reconfiguration reconfigurable 100GE-4 et que vous utilisez le profil 100GE-2 comme profil de démarrage (le profil de démarrage utilise 2 émetteurs-récepteurs FGT sur 4 dans le groupe de reconfiguration).

    Résolution

    Pour contourner ce problème dans la simulation, assurez-vous que le profil de démarrage utilise un super ensemble d’émetteurs-récepteurs FGT pour toutes les profils de reconfiguration dynamiques de la conception.

    Ce problème devrait être résolu dans une prochaine version du logiciel Intel® Quartus® Prime Pro Edition.

    Produits associés

    Cet article concerne 1 produits

    FPGA et FPGA SoC Intel® Agilex™ série I

    Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.