Lorsque vous utilisez l’interface FPGA-HPS en mode CCU, FPGA maîtres sont tenus de lire à partir du cache pour obtenir la dernière valeur. Mais il se peut qu’un problème se produise lorsque FPGA maîtres ne parviennent pas à obtenir la dernière valeur.
La coherency de cache nécessite des transactions de plusieurs maîtres ayant la même valeur AxPROT dans l’interface ACE-lite, ce qui définit les autorisations d’accès pour les accès en lecture/écriture.
Lorsque HPS fonctionnant sous Linux (EL1) ou ATF U-Boot (EL2) écrit sur HPS SDRAM ou y lit. Il s’agit de transactions non sécurisées/privilèges. FPGA les maîtres doivent utiliser la même valeur AxPROT (b'011) pour s’assurer qu’il peut lire la dernière valeur à partir du cache.
Lorsque HPS exécuté dans ATF/SPL (EL3) ou non ATF U-Boot (EL3) écrit sur ou lit depuis HPS SDRAM, il se rapporte à des transactions sécurisées/privilèges. FPGA les maîtres doivent utiliser la même valeur AxPROT (b'001) pour s’assurer qu’ils peuvent lire la dernière valeur à partir du cache.
Pour plus d’informations sur le protocole ACE-Lite et AxPROT, reportez-vous à
https://developer.arm.com/documentation/ihi0022/e/AMBA-AXI3-and-AXI4-Protocol-Specification