ID de l'article: 000090171 Type de contenu: Messages d'erreur Dernière révision: 24/02/2023

Pourquoi y a-t-il des erreurs de simulation lors de l’utilisation du testbench Intel Agilex® 7 FPGA R-Tile Avalon® de Intel® FPGA IP streaming pour le testbench PCI Express* Design Example à l’aide du simulateur Cadence Xce diplout* ?

Environnement

  • Intel® Quartus® Prime Pro Edition
  • Exemple d'application Avalon-Streaming Hard IP pour PCI Express*
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descriptif

    En raison d’un problème dans la version 21.4 du logiciel Intel® Quartus® Prime Pro Edition et versions antérieures, il est possible que vous rencontriez l’erreur suivante :

    xmelab : *F,SAHARASTS : directive d’échelle de temps manquante sur un ou plusieurs modules.
    xmsim : 20.03-s005 : (c) Copyright 1995-2020 Cadence Design Systems, Inc.
    xmsim : *F, NOSNAP : Snapshot « pcie_ed_tb.pcie_ed_tb » n’existe pas dans les bibliothèques.

     

     

    Résolution

    Ce problème a été résolu dans la version 22.3 du logiciel Intel® Quartus® Prime Pro Edition.
    Remarque : la prise en charge du simulateur Xcel est disponible uniquement dans les appareils possédant les suffixes R2 ou R3 indiqués dans les numéros de pièce de commande (OPN).

    Produits associés

    Cet article concerne 1 produits

    FPGA et FPGA SoC Intel® Agilex™ 7

    Vous avez besoin d'aide ?

    Contacter l'assistance

    Avertissement

    1

    Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

    Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.