ID de l'article: 000090104 Type de contenu: Dépannage Dernière révision: 23/03/2022

Pourquoi ma simulation au niveau de la porte ne correspond-elle pas à ma simulation RTL dans certains cas de raM déduites avec la combinaison d’une adresse d’écriture enregistrée et d’une sortie de mémoire enregistrée ?

Environnement

    Intel® Quartus® Prime Pro Edition
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descriptif

En raison d’un problème dans la version 21.4 du logiciel Intel® Quartus® Prime Pro Edition et versions antérieures, il est possible que vous voyiez la simulation au niveau de la grille de votre RAM M20K soit fonctionnellement incorrecte lors de l’exécution simultanée de la lecture et de l’écriture (Lecture-pendant-écriture (RDW) de la mémoire.

Résolution

Pour contourner ce problème, effectuez une de ces étapes :

  • Implémenter la RAM dans les MLA ou la logique
  • Éviter d’effectuer des opérations de matériel matériel

Ce problème devrait être résolu dans une prochaine version du logiciel Intel® Quartus® Prime Pro Edition.

Produits associés

Cet article concerne 1 produits

Circuits programmables Intel®

1

Vous avez besoin d'aide ?

Contacter l'assistance

Avertissement

1

Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.