En raison d’une construction RTL illégale, vous pouvez voir le message d’erreur ci-dessus dans la version 20.3 et ultérieures du logiciel Intel® Quartus® Prime Pro Edition. Cette erreur se produit pendant la synthèse lorsqu’une interface de Verilog système contient un composant local qui dépend d’un de ses paramètres. Par exemple :
Interface paramétrée
interface intf #(
largeur non signée
) (
données logiques d’entrée
);
localparam qui dépend d’un paramètre
localparam DWIDTH = LARGEUR ;
modports qui permettent d’accéder au localparam
modport mst (
données d’entrée,
importation DWIDTH
);
modport slv (
données d’entrée,
importation DWIDTH
);
Évitez l '« importation » des « interfaces localparams » dans la description « modport » des interfaces De Verilog système.
Ce construction RTL affiche un message d’erreur commençant par la version 22.1 du logiciel Intel® Quartus® Prime Pro Edition.