Lorsque vous utilisez le mode « HPS First Configuration mode » avec les périphériques Intel® Stratix® 10 ou Intel Agilex® 7 FPGA et exécutez la commande boîte aux lettres SDM « CONFIG_STATUS », le mot 3 bit 1 signale de manière incorrecte que le registre d’état du INIT_DONE est FAIBLE, même après que le signal de INIT_DONE externe atteint un niveau élevé indiquant que le FPGA est entré en mode utilisateur avec succès. Ce problème ne se produit pas lors de l’utilisation des modes de configuration JTAG, ASx4, AVST ou « FPGA mode première configuration ».
L’état correct de INIT_DONE peut être vérifié par différentes méthodes, telles que :
- Vérifiez l’état du INIT_DONE voyant sur la carte, si disponible
- Lisez le CONFIG_STATUS à l’aide de l’outil de débogage 10 SDM Stratix, et il s’applique uniquement à Intel® Stratix® 10 FPGAs (car vous utilisez l’interface JTAG)
- Lisez la commande sdm_config_status à l’aide des instructions disponibles dans AN 936 : Exécuter les commandes SDM via JTAG Interface
Ce problème devrait être résolu dans une prochaine version du logiciel Intel® Quartus® Prime Pro Edition.