ID de l'article: 000088867 Type de contenu: Errata Dernière révision: 23/11/2024

Pourquoi l’IP matérielle F-Tile Ethernet FPGA avec PTP activé et type PMA FHT ne parvient-elle pas à affirmer o_rx_pcs_ready sur le matériel ?

Environnement

    Intel® Quartus® Prime Pro Edition
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descriptif

En raison d’un problème dans le logiciel Quartus® Prime Pro Edition v21.4, l’IP matérielle F-Tile Ethernet FPGA avec le type FHT PMA ne parvient pas à produire o_clk_rec_div (horloge récupérée RX) sur le matériel.

Comme l’horloge o_clk_rec_div est requise pour le mode Advanced Timestamp Accuracy (Précision avancée de l’horodatage), l’IP ne peut pas établir de lien et o_rx_pcs_ready ne sera pas confirmée.

Résolution

Pour contourner ce problème dans le logiciel Quartus® Prime Pro Edition v21.4, sélectionnez le mode de précision de l’horodatage de base où l’horloge o_clk_rec_div n’est pas requise

Informations complémentaires

Ce problème est résolu à partir de la version 22.1 du logiciel Quartus® Prime Pro Edition.

Produits associés

Cet article concerne 1 produits

FPGA et FPGA SoC Intel® Agilex™ 7 série I

1

Vous avez besoin d'aide ?

Contacter l'assistance

Avertissement

1

Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.