ID de l'article: 000088809 Type de contenu: Dépannage Dernière révision: 18/06/2023

Pourquoi y a-t-il des erreurs de bit intermittentes sur le Lite PHY pour les interfaces parallèles Intel FPGA IP pour les chemins d’entrée Intel Agilex® 7 et Intel Agilex® 9 FPGA ?

Environnement

  • Intel® Quartus® Prime Pro Edition
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    Problème critique

    Descriptif

    En raison d’un problème dans la version 21.4 du logiciel Intel® Quartus® Prime Pro Edition, il est possible que vous trouviez des défaillances fonctionnelles ou des erreurs binaires sur des chemins de prédéférence au cœur (P2C) lors de l’utilisation du Lite PHY pour les interfaces parallèles Intel FPGA IP pour les Intel Agilex® 7 et Intel Agilex® 9 FPGA. Cela s’explique par le fait que la synchronisation des chemins de transfert P2C n’est pas analysée.

    Ce problème concerne uniquement les transferts P2C dans PHY Lite pour les interfaces parallèles Intel FPGA IP pour les FPGA Intel Agilex 7 et Intel Agilex 9.

    Résolution

    Il n’y a pas de solution à ce problème, mais un correctif est prévu pour être publié.

    Ce problème devrait être résolu dans une prochaine version du logiciel Intel® Quartus® Prime Pro Edition.

    Produits associés

    Cet article concerne 1 produits

    FPGA et FPGA SoC Intel® Agilex™ 7

    Vous avez besoin d'aide ?

    Contacter l'assistance

    Avertissement

    1

    Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

    Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.