ID de l'article: 000088616 Type de contenu: Codes produits et pièces détachées Dernière révision: 01/12/2023

Erreur(13452) : Erreur d’instanciation du module Verilog HDL à pll_hdmi_reconfig.v(35) : le module « altera_pll_reconfig_top » n’a pas de paramètre nommé « WAIT_FOR_LOCK ».

Environnement

  • Intel® Quartus® Prime Pro Edition
  • HDMI*
  • DisplayPort*
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descriptif

    En raison d’un problème dans la version 21.3 et antérieures du logiciel Intel® Quartus® Prime Pro Edition, l’erreur ci-dessous s’affiche lors de la fusion de l’exemple de conception IP HDMI Intel® Arria® 10 FPGA et de l’exemple de conception IP DisplayPort Intel® Arria® 10 FPGA en un seul projet.

    Erreur(13452) : Erreur d’instanciation du module Verilog HDL à pll_hdmi_reconfig.v(35) : le module « altera_pll_reconfig_top » n’a pas de paramètre nommé « WAIT_FOR_LOCK ».

    Résolution

    Pour contourner ce problème dans les versions actuelles du logiciel de conception Intel® Quartus® Prime, veuillez remplacer l’option de bibliothèque de « altera_pll_reconfig_XXX » à « pll_hdmi_reconfig » dans le fichier pll_hdmi_reconfig.qip.

    Produits associés

    Cet article concerne 3 produits

    FPGA et FPGA SoC Intel® Arria® 10
    FPGA Intel® Cyclone® 10
    FPGA et FPGA SoC Intel® Stratix® 10

    Vous avez besoin d'aide ?

    Contacter l'assistance

    Avertissement

    1

    Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

    Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.