ID de l'article: 000088598 Type de contenu: Dépannage Dernière révision: 18/04/2022

Pourquoi le testbench du hdMI Intel® FPGA IP l’exemple de conception inclut-il un paramètre GCP (Source General Control Packet) incorrect lorsque le mode de liaison à taux fixe (FRL) est désactivé ?

Environnement

  • Intel® Quartus® Prime Pro Edition
  • HDMI*
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descriptif

    En raison d’un problème dans le logiciel Intel® Quartus® Prime Pro Edition v21.3 et versions antérieures, le banc d’essai de l’exemple de conception HDMI Intel® FPGA IP possède un paramètre incorrect dans le paquet de contrôle général de la source (GCP). Ce problème se produit lorsque le mode de liaison à taux fixe (FRL) est désactivé.

    Résolution

    Pour contourner ce problème dans les versions actuelles du logiciel Intel® Quartus® Prime Edition, modifiez le paramètre « tx_gcp_data » de « {4'b1000, BPP} » à « {4'b0001, BPP} » dans le fichier bitec_hdmi_tb.v.

    Ce problème est résolu à partir de la version 22.1 du logiciel Intel® Quartus® Prime Pro Edition.

    Produits associés

    Cet article concerne 3 produits

    FPGA et FPGA SoC Intel® Arria® 10
    FPGA Intel® Cyclone® 10
    FPGA et FPGA SoC Intel® Stratix® 10

    Vous avez besoin d'aide ?

    Contacter l'assistance

    Avertissement

    1

    Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

    Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.