ID de l'article: 000088423 Type de contenu: Dépannage Dernière révision: 06/01/2023

Pourquoi ma conception F-Tile PMA/FEC Direct PHY Intel® FPGA IP ne compile-t-elle pas au cours de l’étape de génération de prise en charge logique alors que la conception possède au moins une variante de voies PMA multiples avec « mode d’ho...

Environnement

  • Intel® Quartus® Prime Pro Edition
  • Émetteur-récepteur PHY
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descriptif

    En raison d’un problème dans le logiciel Intel® Quartus® Prime Pro Edition v21.3, lorsque la conception possède au moins une variante de plusieurs voies PMA avec le mode « Datapath Clocking Mode » réglée sur « PMA », elle ne parvient pas à compiler dans l’étape de génération de logique de support avec le message « Error (21842) : Le solveur n’a pas trouvé de solution ».

    Résolution

    Ce problème est résolu à partir de la version 22.1 du logiciel Intel® Quartus® Prime Pro Edition.

    Pour contourner ce problème dans la version 21.4 ou antérieure du logiciel Prime Pro Edition Intel® Quartus®, remplacez votre variante de voies PMA par plusieurs instances d’une variante à 1 canal.

    Produits associés

    Cet article concerne 1 produits

    FPGA et FPGA SoC Intel® Agilex™ 7

    Vous avez besoin d'aide ?

    Contacter l'assistance

    Avertissement

    1

    Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

    Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.