ID de l'article: 000088088 Type de contenu: Errata Dernière révision: 19/05/2023

Pourquoi l’interface TX du Avalon® de streaming R-Tile Intel® FPGA IP-elle pour PCI Express* ne transmet-elle pas les ips ?

Environnement

  • Intel® Quartus® Prime Pro Edition
  • OS Independent family

    BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descriptif

    En raison d’un problème dans le logiciel Intel® Quartus® Prime Pro Edition v21.1, le Intel® FPGA IP de streaming R-Tile Avalon® pour PCI Express* risque de ne pas parvenir à initialiser la logique de l’interface TX à partir de la réinitialisation.

    En conséquence, l’Intel® FPGA IP de streaming R-Tile Avalon® pour l’interface PCI Express* TX ne sera pas initialisée correctement et ne sera pas en mesure de transmettre les paquets de couche de transaction (TNP).

    Résolution

    Pour contourner ce problème, ajoutez les affectations suivantes au fichier QSF (Software Settings File) Intel® Quartus® Prime :

    set_instance_assignment nom SYNCHRONIZER_IDENTIFICATION forcé à *|rnr_pcie_reset_ctrl_inst|p0_pld_link_req_rst_reg
    set_instance_assignment nom SYNCHRONIZATION_REGISTER_CHAIN_LENGTH 1 à *|rnr_pcie_reset_ctrl_inst|p0_pld_link_req_rst_reg

    Ce problème est résolu à partir du logiciel Intel® Quartus® Prime Pro Edition v21.3.

    Produits associés

    Cet article concerne 1 produits

    FPGA et FPGA SoC Intel® Agilex™ 7 série I

    Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.