En raison d’un problème dans la version 21.3 du logiciel Intel® Quartus® Prime Pro Edition, vous pouvez constater cette erreur interne lors de la compilation de conceptions ciblant Intel Agilex® 7 périphériques et comprenant toute interface mémoire externe Intel Agilex® 7 FPGA IP.
L’erreur se produit lorsque les broches attribuées du périphérique sont invalides en raison des sous-bancs EMIF non contigus utilisés pour les affectations d’emplacement.
Pour éviter cette erreur, corrigez les affectations de broches pour créer une broche de périphérique valide pour les interfaces de mémoire externe Intel Agilex® 7 FPGA IP.
Reportez-vous au Guide de l’utilisateur des interfaces de mémoire externe Intel Agilex® FPGA IP : Intel Agilex FPGA broche IP EMIF et la planification des ressources pour créer des affectations de broches valides pour la conception.
De plus, vous trouverez les documents suivants utiles : Agilex EMIF Pin Planner Tool et Agilex EMIF Pin Information Document.
Ce problème est résolu à partir de la version 21.4 du logiciel Intel® Quartus® Prime Pro Edition.