ID de l'article: 000088011 Type de contenu: Dépannage Dernière révision: 27/02/2023

Pourquoi le périphérique Intel Agilex 7 risque-t-il® de ne pas pouvoir se configurer ou se reconfigurer ?

Environnement

  • Intel® Quartus® Prime Pro Edition
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descriptif

    En raison d’un problème dans les logiciels Intel® Quartus® Prime Pro Edition v21.3 et versions ultérieures, Intel Agilex® 7 périphériques peut ne pas se configurer si un signal d’horloge instable est appliqué au système PLL 0 ou à la PLL système 2 pendant la configuration du périphérique.

     

    Résolution

    Pour contourner ce problème, assurez-vous que les signaux d’horloge de référence F-Tile System PLL 0 et PLL 2 de votre conception sont corrects et stables avant le début de la configuration du périphérique.

    Ce problème devrait être résolu dans une prochaine version du logiciel Intel® Quartus® Prime Pro Edition.

    Produits associés

    Cet article concerne 1 produits

    FPGA et FPGA SoC Intel® Agilex™

    Vous avez besoin d'aide ?

    Contacter l'assistance

    Avertissement

    1

    Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

    Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.