ID de l'article: 000087931 Type de contenu: Dépannage Dernière révision: 28/11/2023

Pourquoi ma conception de Intel® FPGA IP F-Tile PMA/FEC Direct PHY ne parvient-elle pas à fusionner les canaux TX Simplex et RX Simplex dans le même canal physique alors qu’une fréquence d’horloge parallèle PMA différente est détectée entre...

Environnement

  • Intel® Quartus® Prime Pro Edition
  • Émetteur-récepteur PHY
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descriptif

    En raison d’un problème dans le logiciel Intel® Quartus® Prime Pro Edition v21.3, les canaux simplex TX et simplex RX ne peuvent pas être fusionnés dans le même canal d’émetteur-récepteur physique lorsque une fréquence d’horloge parallèle différente est détectée entre le canal TX Simplex et le canal RX Simplex.
    La fréquence d’horloge parallèle est dérivée comme suit :

    Fréquence d’horloge parallèle = Débit de données / Largeur PMA

    Une erreur se produira lors des étapes de génération logique de support. L’erreur se produit uniquement lorsque vous utilisez le mode de synchronisation PMA. Le mode de synchronisation de la boucle à verrouillage de phase (PLL) du système n’est pas affecté par ce problème.

    Résolution

    Ce problème devrait être résolu dans une prochaine version du logiciel Intel® Quartus® Prime Pro Edition.

    Produits associés

    Cet article concerne 1 produits

    FPGA et FPGA SoC Intel® Agilex™ 7

    Vous avez besoin d'aide ?

    Contacter l'assistance

    Avertissement

    1

    Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

    Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.