Pourquoi ma conception ne parvient-elle pas à passer la phase de « génération de logique de support » du logiciel Prime Pro Edition Intel® Quartus® lorsqu’elle utilise une combinaison de la Intel® FPGA Hard IP Ethernet F-Tile avec la varian...

En raison d’un problème dans la version 21.2 du logiciel Intel® Quartus® Prime Pro Edition, la combinaison d’un Intel® FPGA Hard IP Ethernet F-Tile avec une variante PTP et une variante F-Tile PMA Direct PHY ne passe pas la phase Intel® Quartus® « Support Logic Generation » de Prime Pro avec le message d’erreur suivant : « Error (21842) : Solver a échoué pour trouver une solution ».

Pour contourner ce problème, dans Intel® Quartus® version 21.2 du logiciel Prime Pro Edition, effectuez les étapes suivantes :

1. Naviguez jusqu’au répertoire /synthé .
2. Ouvrez le fichier « directphy_f_hip.sv ».
3. Modifiez les lignes suivantes à partir de :

a. localparam local_bb_f_ehip_e400g_ptp0_aib2_div2_clk = bb_f_ehip_e400g_ptp0_aib2_div2_clk ;

b. local_bb_f_ehip_e400g_ptp1_aib2_div2_clk localparam = bb_f_ehip_e400g_ptp1_aib2_div2_clk ;

À:

a. localparam local_bb_f_ehip_e400g_ptp0_aib2_div2_clk = « __BB_DONT_CARE__ » ;

b. local_bb_f_ehip_e400g_ptp1_aib2_div2_clk localparam = « __BB_DONT_CARE__ » ;  

Ce problème est résolu à partir de la version 21.4 du logiciel Intel® Quartus® Prime Pro Edition.