ID de l'article: 000087758 Type de contenu: Messages d'erreur Dernière révision: 16/12/2021

Erreur interne : sous-système : CUT, fichier : /quartus/db/cut/cut_atom_io.cpp, ligne : 10493

Environnement

  • Intel® Quartus® Prime Pro Edition
  • FPGA Intel® Arria® 10 IP pour interfaces de mémoire externe
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descriptif

    En raison d’un problème dans la version 20.1 du logiciel Intel® Quartus® Prime Pro Edition, vous pouvez voir cette erreur interne lorsque vous connectez le port « pll_ref_clk » des interfaces de mémoire externe Intel® Stratix® 10 FPGA IP à une source d’horloge non prise en charge telle que la source d’horloge BFM Intel® FPGA IP.

    Résolution

    Pour éviter cette erreur, pilotez directement le « pll_ref_clk »de la broched’horloge externe. 

    Produits associés

    Cet article concerne 1 produits

    FPGA et FPGA SoC Intel® Arria® 10

    Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.