ID de l'article: 000087743 Type de contenu: Dépannage Dernière révision: 29/09/2021

Quel signal de l’interface Intel® Stratix® 10 mémoire à bande passante élevée (HBM2) Intel® FPGA IP doit être utilisé pour déterminer quand il est sûr de commencer à interagir avec l’interface du bus AXI ?

Environnement

  • Intel® Quartus® Prime Pro Edition
  • FPGA Intel® IP pour interface de bande passante élevée (HBM2)
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descriptif

    Lors de l’utilisation de l’interface Intel® Stratix® 10 mémoire à bande passante élevée (HBM2) Intel® FPGA IP, vous pouvez voir le signal wready AXI s’afficher lors de l’étalonnage, mais il n’est pas encore sûr d’interagir. Vous devez attendre que le signal local_cal_success soit signalé avant de commencer à interagir avec l’interface du bus AXI.

    Résolution

    Ces informations seront incluses dans la prochaine version du guide de l’utilisateur de l’interface Intel® Stratix® 10 mémoire à bande passante élevée (HBM2) Intel® FPGA IP utilisateur.

    Produits associés

    Cet article concerne 2 produits

    FPGA Intel® Stratix® 10 MX
    FPGA Intel® Stratix® 10 NX

    Vous avez besoin d'aide ?

    Contacter l'assistance

    Avertissement

    1

    Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

    Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.