ID de l'article: 000087686 Type de contenu: Dépannage Dernière révision: 18/04/2022

Pourquoi la simulation de l’interface DMA Intel® Arria® 10 ou Intel® Cyclone® 10 GX Avalon® memory-mapped (Avalon-MM) pour un exemple de testbench de conception PCI Express* n’inclut-elle pas un processus DMA ?

Environnement

  • Intel® Quartus® Prime Pro Edition
  • Hard IP pour PCI Express* Intel® Arria® 10 Cyclone® 10
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descriptif

    En raison d’un problème avec l’interface DMA Intel® Arria® 10 ou Intel® Cyclone® 10 GX Avalon® memory-mapped (Avalon-MM) pour les transactions DMA de conception PCI Express* exemple testbench ne sont pas traitées.

    Résolution

    Dans les versions actuelles du logiciel de conception Intel® Quartus® Prime, pour simuler correctement les processus DMA, modifiez le paramètre « apps_type_hwtcl » de « 3 » à « 6 » dans l’instanciation du module « altpcie_a10_tbed_hwtcl » dans le fichier « dut_pcie_tb_ip.v ».

     

    Ce problème est résolu à partir de la version 21.4 du logiciel Intel® Quartus® Prime Pro Edition.

    Produits associés

    Cet article concerne 2 produits

    FPGA et FPGA SoC Intel® Arria® 10
    FPGA Intel® Cyclone® 10 GX

    Vous avez besoin d'aide ?

    Contacter l'assistance

    Avertissement

    1

    Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

    Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.