ID de l'article: 000087667 Type de contenu: Messages d'erreur Dernière révision: 14/03/2023

Pourquoi une erreur interne se produit-elle lors de l’utilisation de la cession de Fast Register sur les broches bidirectionnelles de Intel Agilex® 7 FPGA ?

Environnement

  • Intel® Quartus® Prime Pro Edition
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descriptif

    En raison d’un problème dans la version 21.3 du logiciel Intel® Quartus® Prime Pro Edition et avant, vous pouvez observer une erreur interne lors de l’utilisation de broches bidirectionnelles avec le registre d’entrée rapide, le registre de sortie rapide ou la cession du registre Activer la sortie rapide. Si un des registres rapides est activé, vous êtes tenu de les activer tous.

     

    Un exemple de cas défectueux :

    Le registre des entrées est affecté au Registre d’entrée rapide, mais les registres OE/Output ne sont pas attribués en tant que Registre Fast OE et Registre Fast Output. Le message d’erreur interne suivant est généré :

     

    Erreur interne : sous-système : U2B2_GENERIC, fichier : /quartus/db/u2b2_generic/u2b2_generic_translator.cpp, ligne : 353

    Impossible de trouver une solution pour pio_1_1

    Règle : fmgpio_reg ::io_gpio_reg_rule @ pio_1_1.x0.0.ompio96_core_inst.enst.48tile_bot.x3.u1_0.x0.ioereg_top_5_.gpio_wrapper_0.gpio_reg pio_1_1.x0.est-ce-que96_core_inst.ent.48tile_bot.x3.u1_0.x0.ioereg_top_5_gpio_wrapper_0.gpio_reg.mode != BIDIR_MODE || pio_1_1.x0.est-ce-que96_core_inst.st.≥ 48tile_bot.x3.u1_0.x0.ioereg_top_5_gpio_wrapper_0.gpio_reg.xio_gpio_ireg.mode != REG_MODE || pio_1_1.x0.est-ce-que96_core_inst.firmwareo48tile_bot.x3.u1_0.x0.ioereg_top_5_gpio_wrapper_0.gpio_reg.xio_gpio_oreg.mode à l’intérieur {DDR_MODE_FR,SDR_MODE}

    Variables d’entrée et leurs valeurs :

    pio_1_1.x0.est-ce-que96_core_inst.ent.48tile_bot.x3.u1_0.x0.ioereg_top_5_gpio_wrapper_0.gpio_reg.xio_gpio_ireg.mode == REG_MODE

    pio_1_1.x0.est-ce-que96_core_inst.ent.750000000000000.ioereg_top_5_gpio_wrapper_0.gpio_reg.xio_gpio_oreg.mode == COMBI_MODE

    pio_1_1.x0.lao96_core_inst.ent.48tile_bot.x3.u1_0.x0.ioereg_top_5_gpio_wrapper_0.gpio_reg.mode == BIDIR_MODE

     

    Résolution

    Option 1 :

    Ne définissez aucun des registres sur Fast * Register.

     

    Option 2 :

    Attribuez toutes les entrées/OE/sorties à Fast * Register. Par exemple, ajoutez les lignes suivantes dans le fichier .qsf :

    Emballage du registre d’entrée : set_instance_assignment nom FAST_INPUT_REGISTER activé - à

    Emballage du registre de sortie : set_instance_assignment -nom FAST_OUTPUT_REGISTER activé -à

    La sortie permet d’activer l’emballage du registre : set_instance_assignment-nom FAST_OUTPUT_ENABLE_REGISTER activé -à

     

    Option 3 :

    Utilisez la affectation suivante pour emballer tous les registres. Ajoutez la ligne suivante au fichier .qsf :

    set_global_assignment nom OPTIMIZE_IOC_REGISTER_PLACEMENT_FOR_TIMING « PACK ALL IO REGISTERS »

     

    Cela est déjà corrigé dans Intel® Quartus® version 21.3 du logiciel Prime Pro Edition.

    Produits associés

    Cet article concerne 1 produits

    FPGA et FPGA SoC Intel® Agilex™

    Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.