ID de l'article: 000087612 Type de contenu: Dépannage Dernière révision: 28/09/2021

Pourquoi y a-t-il des erreurs fonctionnelles dans le matériel lors de l’utilisation de Intel® Stratix® blocs DSP de 10 FPGA ?

Environnement

  • Intel® Quartus® Prime Pro Edition
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    Problème critique

    Descriptif

    En raison d’un problème dans les versions 20.3, 20.4 et 21.1 du logiciel Intel® Quartus® Prime Pro Edition, il est possible que vous constatiez des pannes matérielles lors de l’utilisation des blocs DSP dans Intel® Stratix® 10 périphériques. Ce problème est dû aux optimisations réalisées au cours de l’étape Fitter Place lors du déballage des registres du bloc DSP, ce qui entraîne un décalage fonctionnel entre les données attendues et les données observées.

    Résolution

    Si vous utilisez le logiciel Intel® Quartus® Prime Pro Edition version 20.3, 20.4 ou 21.1, téléchargez et installez le correctif concerné :

    Pour les conceptions qui ont déjà été réalisées à l’aide des versions Intel Quartus logiciels Prime Pro Edition 20.3, 20.4 ou 21.1, soumettez une demande à la page d’assistance My Intel et à l’identifiant de bogue 14015146105.

     

    Ce problème est résolu à partir de la version 21.2 du logiciel Intel Quartus Prime Pro Edition.

    Produits associés

    Cet article concerne 1 produits

    FPGA et FPGA SoC Intel® Stratix® 10

    Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.