ID de l'article: 000087568 Type de contenu: Messages d'erreur Dernière révision: 31/01/2023

Un avertissement se produit dans l’analyseur de synchronisation lors de l’utilisation de la fonction de division de sortie de l’horloge du contrôle de l’horloge Intel® FPGA IP cœur.

Environnement

  • Intel® Quartus® Prime Pro Edition
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descriptif

    L’avertissement suivant s’affiche dans l’Analyseur de synchronisation lors de l’utilisation de la fonction de division de sortie de l’horloge du contrôle de l’horloge Intel® FPGA IP cœur :

    Filtre ignoré au nom .sdc(293) : |intelclkctrl_0|clkdiv_inst|clock_div1/2/4 ne pouvait pas être apparié avec une broche

    L’avertissement peut se produire lorsque les clock_div1x, les clock_div2x ou les clock_div4x sont activés dans le cœur ip, mais ne sont pas connectés physiquement dans votre conception.

     

    Résolution

    Cet avertissement peut être ignoré en toute sécurité si l’horloge n’est volontairement pas activée.

    Produits associés

    Cet article concerne 2 produits

    FPGA et FPGA SoC Intel® Agilex™ 7
    Intel® Stratix®

    Vous avez besoin d'aide ?

    Contacter l'assistance

    Avertissement

    1

    Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

    Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.