Le gating d’horloge basé sur le niveau du secteur distribué dans Intel® Stratix® 10 ou Intel Agilex® 7 périphériques entraîne une restriction d’hyper-retimation pour tout chemin traversant un secteur d’horloge dans un autre, ce qui peut entraîner une dégradation des performances. Par conséquent, le gating d’horloge basé sur le niveau du secteur distribué n’est pas recommandé pour les domaines d’horloge haute fréquence ou pour les conceptions de grande taille, qui sont mis en œuvre dans plusieurs secteurs d’horloge et qui dépendent de l’hyper-retiming.
Cette restriction d’hyper-retiming devrait être supprimée dans une prochaine version du logiciel Intel® Quartus® Prime Pro Edition.