ID de l'article: 000087519 Type de contenu: Messages d'erreur Dernière révision: 23/02/2023

Pourquoi le signal sys_error est-il indiqué haut lors de l’utilisation du Intel® FPGA IP de détection SEU avancé dans les périphériques Intel® Stratix® 10 et Intel Agilex® 7 FPGA

Environnement

  • Intel® Quartus® Prime Pro Edition
  • FPGA Intel® Stratix® 10 pour détection SEU avancée
  • FPGA Intel® IP pour détection SEU avancée
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descriptif

    En raison d’un problème dans Intel® Quartus® version 20.4 du logiciel Prime Pro Edition et plus, vous observerez le signal sys_error indiqué haut dans l’analyseur logique du signal tap, comme indiqué ci-dessous lors de l’utilisation des Intel® FPGA IP de détection seU avancées dans les périphériques Intel® Stratix® 10 et Intel Agilex® 7 FPGA.

     

    La réponse attendue du signal sys_error devrait être faible.

     

     

    Résolution

    Ce problème est résolu à partir de la version 21.3 du logiciel Intel® Quartus® Prime Pro Edition.

     

     

    Produits associés

    Cet article concerne 2 produits

    FPGA et FPGA SoC Intel® Agilex™ 7
    FPGA et FPGA SoC Intel® Stratix® 10

    Vous avez besoin d'aide ?

    Contacter l'assistance

    Avertissement

    1

    Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

    Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.