ID de l'article: 000087477 Type de contenu: Dépannage Dernière révision: 17/02/2023

Comment accéder aux registres de l’espace de configuration des tuiles L et H Intel® Avalon® IP de streaming pour PCI Express* en mode root port ?

Environnement

  • Intel® Quartus® Prime Pro Edition
  • Hard IP pour PCI Express* Intel® Stratix® 10 Avalon-ST
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descriptif

    Lorsque vous utilisez l’IP® de streaming intel L et Avalon® H pour PCI Express* en mode root port, l’interface de reconfiguration de la hip doit être activée pour accéder aux registres de l’espace de configuration du port racine.

     

     

    Résolution

    Dans une version ultérieure du logiciel de conception Intel® Quartus® Prime, un message d’erreur sera signalé dans Intel® Quartus® Logiciel de conception Prime si l’interface de reconfiguration de la hip n’est pas activée en mode port racine.

    Produits associés

    Cet article concerne 3 produits

    FPGA Intel® Stratix® 10 GX
    FPGA SoC Intel® Stratix® 10 GX
    FPGA Intel® Stratix® 10 TX

    Vous avez besoin d'aide ?

    Contacter l'assistance

    Avertissement

    1

    Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

    Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.