ID de l'article: 000087219 Type de contenu: Dépannage Dernière révision: 18/05/2013

Arria V et Cyclone V Hard IP pour pcIe IP Core do Not Cycle through Gen1 and Gen2 Data Rates (Fréquences de données de 1e et 2e génération) lors des tests CBB

Environnement

    Édition d'abonnement Intel® Quartus® II
BUILT IN - ARTICLE INTRO SECOND COMPONENT

Problème critique

Descriptif

Lors du test de l’œil TX dans le cadre du PCI Express Tests de la carte de base de conformité (CBB), des Arria V et Cyclone V durs L’IP pour PCIe ne passe pas par les débits de données de génération 1 et 2.

Résolution

Ce problème est résolu dans la version 13.0 de l’IP dure pour PCI Cœurs IP Express.

Produits associés

Cet article concerne 2 produits

FPGA et FPGA SoC Arria® V
FPGA et FPGA SoC Cyclone® V

1

Vous avez besoin d'aide ?

Contacter l'assistance

Avertissement

1

Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.