ID de l'article: 000087147 Type de contenu: Dépannage Dernière révision: 08/02/2012

Stratix V Hard IP pour le port racine PCI Express comprend des signaux d’interruption non pris en charge

Environnement

  • Édition d'abonnement Intel® Quartus® II
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    Problème critique

    Descriptif

    Le fichier HDL de haut niveau pour l’IP dure Stratix V pour PCI Express Le port racine comprend les signaux non pris en charge suivants : aer_msi_num, pex_msi_num, app_msi_req, app_msi_ack, app_msi_tc[2:0], et app_msi_num[4:0]. Cependant, ces signaux ne sont pas disponibles pour Ports racine.

    Résolution

    Ce problème est résolu dans la version 11.1 SP2 du disque dur Stratix V IP pour cœur IP PCI Express.

    Produits associés

    Cet article concerne 1 produits

    FPGA Stratix® V

    Vous avez besoin d'aide ?

    Contacter l'assistance

    Avertissement

    1

    Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

    Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.