ID de l'article: 000087141 Type de contenu: Messages d'erreur Dernière révision: 26/02/2016

Erreur : veuillez spécifier les changements de phase corrects

Environnement

  • Édition d'abonnement Intel® Quartus® II
  • Avalon ALTPLL
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descriptif

    Il est possible que vous voyiez cette erreur lors de l’utilisation du Intel® FPGA IP PLL avec les périphériques Stratix® V, Arria® V et Cyclone® V et en spécifiant les changements de phase pour plusieurs horloges de sortie. L’IP peut indiquer cette erreur si un ou plusieurs paramètres de transfert de phase ne sont pas atteignables. Cependant, il peut également lister les paramètres de mise à niveau de phase réels qui sont également invalides.

    Résolution

    Pour obtenir les paramètres de transfert de phase aussi près que possible de ce que vous souhaitez pour les fréquences d’horloge de sortie multiples, utilisez l’option d’activation de la sortie physique et entrez manuellement les valeurs des compteurs M et N pour obtenir une fréquence de VCO qui vous permet d’atteindre les fréquences de sortie requises ainsi qu’une résolution adaptée à l’étape de phase.

    Produits associés

    Cet article concerne 14 produits

    FPGA SoC Cyclone® V SX
    FPGA Cyclone® V GT
    FPGA Stratix® V GX
    FPGA Stratix® V GT
    FPGA Stratix® V GS
    FPGA Arria® V GZ
    FPGA SoC Arria® V SX
    FPGA SoC Cyclone® V ST
    FPGA SoC Arria® V ST
    FPGA Arria® V GX
    FPGA Arria® V GT
    FPGA Cyclone® V E
    FPGA Stratix® V E
    FPGA SoC Cyclone® V SE

    Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.