Il est possible que les tests de contrainte de mise à jour CvP échouent dans Arria conceptions V GZ qui comprennent le contrôleur de reconfiguration de l’émetteur-récepteur

Il est possible que les tests de contrainte de mise à jour CvP tombent en panne lorsqu’un disque dur V GX Stratix La conception IP pour cœur IP PCI Express comprend également l’émetteur-récepteur Cœur IP du contrôleur de reconfiguration. Ce problème matériel ne concerne pas affecter l’initialisation de CVP.

Pour certains systèmes, la suppression de la reconfiguration de l’émetteur-récepteur Cœur IP du contrôleur de la conception et du traitement du Avalon mappé de la mémoire (Avalon MM) interface_sel signal pour chaque canal ou La PLL à 1'b1 résout ce problème. Le signal interface_sel est reconfig_to_xcvr[44] de chaque canal ou PLL. Cependant, cette solution de contournement vous empêche de affecter différents protocoles aux 6 canaux d’un émetteur-récepteur Banque. Une solution complète fait l’objet d’un examen.