ID de l'article: 000087079 Type de contenu: Dépannage Dernière révision: 18/05/2013

Possible échec d’énumération de l’IP dure Stratix V pour PCI Express Gen3 x8

Environnement

  • Édition d'abonnement Intel® Quartus® II
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    Problème critique

    Descriptif

    Variantes 3 x8 du Stratix V GX Hard IP pour PCI Express Le cœur IP peut tomber en panne lors de l’énumération lorsque l’authentification adaptative (AEQ) est actif pendant l’état de changement de vitesse LTSSM.

    Résolution

    Ce problème est résolu dans la version 12.1 SP1 de l’IP dure pour Cœur IP PCI Express.

    Produits associés

    Cet article concerne 1 produits

    FPGA Stratix® V

    Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.