ID de l'article: 000087077 Type de contenu: Dépannage Dernière révision: 26/09/2011

Le fitter Quartus II signale une erreur lorsque l’horloge générée par PLL de 67,5 MHz est utilisée dans Stratix périphériques GX

Environnement

  • Édition d'abonnement Intel® Quartus® II
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    Problème critique

    Descriptif

    Le Fitter Quartus II signale une erreur lorsque vous utilisez une mémoire PLL générée entrées d’horloge de la fréquence de 67,5 MHz dans le ciblage SDI-SD MegaCore Stratix périphériques GX.

    Ce problème affecte toutes les fonctions MegaCore Stratix GX SDI-SD avec des entrées d’horloge générées par PLL de fréquence de 67,5 MHz.

    La conception ne peut pas être montée dans l’appareil.

    Résolution

    Définissez l’horloge d’entrée à la fréquence de 29,7 MHz afin que la PLL génère la fréquence de l’horloge de sortie à 74,25 MHz.

    Ce problème sera résolu dans une version ultérieure du megacore SDI Fonction.

    Produits associés

    Cet article concerne 1 produits

    Circuits programmables Intel®

    Vous avez besoin d'aide ?

    Contacter l'assistance

    Avertissement

    1

    Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

    Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.