ID de l'article: 000087072 Type de contenu: Dépannage Dernière révision: 30/11/2011

Stratix V Hard IP pour le bus racine et le numéro de périphérique du bus racine PCI Express

Environnement

  • Édition d'abonnement Intel® Quartus® II
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    Problème critique

    Descriptif

    Le numéro Stratix V Hard IP pour le bus racine PCI Express et le numéro de périphérique sont limités à la valeur 0.

    Résolution

    Lorsque vous accédez à l’espace de configuration du port racine, vous devez attribuez le numéro de bus racine et le numéro de périphérique la valeur 0.

    Produits associés

    Cet article concerne 1 produits

    FPGA Stratix® V

    Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.