Problème critique
Les timeouts du timer de lecture de l’hôte rares peuvent se produire, car le
Stratix V Hard IP pour PCI Express IP Core ignore rarement la transmission ACK
DLLP
d’un paquet reçu donné. Ce problème ne se produit que
lorsque la Stratix V Hard IP pour PCI Express IP Core reçoit une
flux séparé de paquets avec de grands décalages entre les paquets.
Ce problème ne se produit pas lors de la réception d’un flux continu de
Paquets.
Ce problème n’affecte pas la fonctionnalité car la rediffusion le mécanisme timer garantit la retransmission des données. Ce problème ne s’applique pas affectent le débit en raison de son apparition très rare.
Aucune solution de contournement n’est disponible.