ID de l'article: 000087033 Type de contenu: Dépannage Dernière révision: 18/09/2013

Erreur d’apprentissage des liens PCIe Gen2 lors de l’utilisation du contrôleur Hard Reset

Environnement

  • Édition d'abonnement Intel® Quartus® II
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    Problème critique

    Descriptif

    Un problème de liaison IP dure PCIe Gen2 intermittent peut survenir dans la version 13.0SP1 et antérieure de Quartus II. Lors de l’utilisation de la réinitialisation matérielle contrôleur dans une configuration native de 2e génération, l’IP dure Stratix V pour la fonction PCI Express MegaCore peut transmettre incorrectement à 5 Gbit/s au lieu du taux de données de 2,5 Gbit/s pendant la formation des liaisons.

    Résolution

    Pour les configurations de 2e génération qui n’utilisent pas la configuration via Protocole (CvP), suivez les instructions en connaissances Solution de base pour une solution de contournement. Pour les configurations CvP Gen2, contactez mySupport.

    Produits associés

    Cet article concerne 1 produits

    FPGA Stratix® V

    Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.