ID de l'article: 000087018 Type de contenu: Dépannage Dernière révision: 15/04/2013

Errata — Modèle de synchronisation Arria V connu dans la version 12.1 SP1 du logiciel Quartus II.

Environnement

  • Édition d'abonnement Intel® Quartus® II
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    Problème critique

    Descriptif

    Pour les conceptions ciblant les périphériques Arria® V dans la version 12.1 SP1 du logiciel Quartus® II, il existe des problèmes connus avec des retards de synchronisation.

    Reportez-vous à cette solution pour obtenir des informations à jour sur la solution de contournement et tous les problèmes nouvellement signalés.

    Retard manquant entre l’horloge de sortie HSSI et l’entrée refclk fPLL

    Il manque un délai dans les conceptions ciblant les appareils Arria V alors que les circonstances suivantes sont toutes vraies :

    1. Il existe une connexion entre le débit d’horloge HSSI et l’entrée fPLL refclk
    2. La connexion comprend une ressource de routage IQTXRXCLK
    3. La connexion ne passe pas par les réseaux d’horloge globaux, régionaux ou indyntielles

    Aucun des cœurs de propriété intellectuelle distribués par Altera n’utilise cette connexion d’horloge.

    Résolution

    Cette solution sera mise à jour à une date ultérieure avec plus d’informations sur la façon de déterminer si votre conception est affectée et sur la façon de contourner le problème.

    Produits associés

    Cet article concerne 5 produits

    FPGA Arria® V GT
    FPGA Arria® V GX
    FPGA Arria® V GZ
    FPGA SoC Arria® V ST
    FPGA SoC Arria® V SX

    Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.