ID de l'article: 000087013 Type de contenu: Dépannage Dernière révision: 18/06/2012

Problème de mise hors tension profonde avec les interfaces LPDDR2 sur les appareils Cyclone V utilisant un système de processeur dur

Environnement

  • Édition d'abonnement Intel® Quartus® II
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    Problème critique

    Descriptif

    Ce problème affecte les produits LPDDR2.

    Dans les interfaces LPDDR2 ciblant Cyclone périphériques V en utilisant le système de processeur dur (HPS), si la fonctionnalité APD (Auto Power Down) est activé et a été provoqué par un manque d’activité, une la demande de l’utilisateur d’entrer en mode DPD (Deep Power Down) peut ne pas être reconnue. Ce problème se produit parce que le système ignore les demandes explicites de DPD lorsque il est déjà en mode DPD apd-triggered.

    Résolution

    La solution à ce problème est de s’assurer que la mémoire HPS contrôleur n’est pas déjà en mode DPD à la suite de la fonctionnalité APD. Vous pouvez faire quitter le contrôleur mémoire au mode APD en émettant une commande d’écriture d’écriture à n’importe quelle adresse.

    La procédure recommandée est la suivante :

    1. Exécutez la demande de mise hors tension profonde.
    2. Exécutez une commande d’écriture à toute adresse mémoire.

    Ce problème ne sera pas résolu.

    Produits associés

    Cet article concerne 1 produits

    FPGA et FPGA SoC Cyclone® V

    Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.