ID de l'article: 000086983 Type de contenu: Dépannage Dernière révision: 09/07/2014

Stratix V Hard IP pour PCI Express Qsys, la conception montre une connexion incorrecte pour la réinitialisation du contrôleur de reconfiguration de l’émetteur-récepteur

Environnement

  • Édition d'abonnement Intel® Quartus® II
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    Problème critique

    Descriptif

    L’exemple Qsys suivant conçoit le disque dur Stratix V Ip pour PCI Express IP Core montre deux sorties de réinitialisation entraînant la réinitialisation entrée au port du contrôleur de reconfiguration de l’émetteur-récepteur mgmt_rst_reset : Gen1 x4, Gen1 x8, Gen2 x1 et Gen2 x4.

    Résolution

    Le problème est résolu dans la version 13.1 de la mise à jour 1 du Quartus. Logiciel II.

    Produits associés

    Cet article concerne 1 produits

    Circuits programmables Intel®

    Vous avez besoin d'aide ?

    Contacter l'assistance

    Avertissement

    1

    Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

    Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.