ID de l'article: 000086982 Type de contenu: Messages d'erreur Dernière révision: 21/08/2012

Avertissement critique : _p0_pin_map.tcl : échec de la recherche de l’horloge PLL pour les broches

Environnement

    Édition d'abonnement Intel® Quartus® II
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descriptif

Pour Arria® V et Cyclone® Conceptions du contrôleur de mémoire dure V (HMC), vous verrez l’avertissement critique suivant si les horloges MPFE (mp_cmd_clk_0_clk, mp_rfifo_clk_0_clk, mp_wfifo_clk_0_clk) sont générées par une PLL autonome et non par la PLL HMC :

Avertissement critique : _p0_pin_map.tcl : impossible de trouver l’horloge PLL pour les broches  

Avertissement : _p0_pin_map.tcl : impossible de trouver toutes les broches CK DU PILOTE CORE

Résolution

Vous devez appliquer la solution de contournement suivante :

Étape 1) Ouvrez le fichier _p0_pin_map.tcl et changez 

si {[get_collection_size [get_registers -nowarn (driver_core_ck_pins)]] > 0} {


Avec


si {[string comparez -nocase (driver_core_ck_pins) « »] != 0 && [get_collection_size [get_registers -nowarn (driver_core_ck_pins)]] > 0} {

Étape 2) Dans le fichier _p0.sdc, changez de pll_driver_core_clock à l’horloge qui pilote les entrées d’horloge MPFE (mp_cmd_clk_0_clk, mp_rfifo_clk_0_clk, mp_wfifo_clk_0_clk).

Ce problème sera résolu dans une prochaine version du logiciel Quartus® II.

 

Produits associés

Cet article concerne 10 produits

FPGA SoC Cyclone® V SX
FPGA Cyclone® V GT
FPGA Cyclone® V GX
FPGA Arria® V GX
FPGA SoC Arria® V SX
FPGA Arria® V GT
FPGA SoC Cyclone® V ST
FPGA SoC Arria® V ST
FPGA Cyclone® V E
FPGA SoC Cyclone® V SE

1

Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.