Pour Arria® V et Cyclone® Conceptions du contrôleur de mémoire dure V (HMC), vous verrez l’avertissement critique suivant si les horloges MPFE (mp_cmd_clk_0_clk, mp_rfifo_clk_0_clk, mp_wfifo_clk_0_clk) sont générées par une PLL autonome et non par la PLL HMC :
Avertissement critique : _p0_pin_map.tcl : impossible de trouver l’horloge PLL pour les broches
Avertissement : _p0_pin_map.tcl : impossible de trouver toutes les broches CK DU PILOTE CORE
Vous devez appliquer la solution de contournement suivante :
Étape 1) Ouvrez le fichier _p0_pin_map.tcl et changez
si {[get_collection_size [get_registers -nowarn (driver_core_ck_pins)]] > 0} {
Avec
si {[string comparez -nocase (driver_core_ck_pins) « »] != 0 && [get_collection_size [get_registers -nowarn (driver_core_ck_pins)]] > 0} {
Étape 2) Dans le fichier _p0.sdc, changez de pll_driver_core_clock à l’horloge qui pilote les entrées d’horloge MPFE (mp_cmd_clk_0_clk, mp_rfifo_clk_0_clk, mp_wfifo_clk_0_clk).
Ce problème sera résolu dans une prochaine version du logiciel Quartus® II.