Mise à jour des caractéristiques techniques de la fréquence maximale EMIF pour Stratix V

Ce problème affecte les produits DDR2 et DDR3.

Les interfaces DDR2 et DDR3 sur les périphériques Stratix V peuvent avoir des difficultés atteindre la fermeture du timing à certaines fréquences maximales.

La solution à ce problème est d’appliquer le solution pour votre configuration comme décrit ci-dessous :

• Pour Stratix V, -C1/-C2 speed grade appareil interfacé avec un DIMM SDRAM DDR2 dans un double emplacement à quatre rangs configuration, à l’aide d’un contrôleur logiciel à demi-taux et d’une fréquence spécification de 400 MHz : Mettez à niveau le composant DDR2 SDRAM 400 MHz vers un composant SDRAM DDR2 de 533 MHz pour atteindre la fréquence maximale spécifiée.
• Pour l’interfaçagede l’appareil de classe Stratix V , -C1/-C2 avec un composant SDRAM DDR2 dans une configuration à 2 puces, en utilisant contrôleur logiciel à demi-taux, et une spécification de fréquence de 400 Mhz: Mettez à niveau le composant DDR2 SDRAM 400 MHz vers un composant SDRAM DDR2 de 533 MHz pour atteindre la fréquence maximale spécifiée.

Ce problème ne sera pas résolu.

Les solutions pour les spécifications de fréquence maximale seront mise à jour dans une version ultérieure des caractéristiques de l’interface de mémoire externe Estimateur.