Problème critique
Certaines fréquences de sortie de l’horloge PLL du système de processeur dur (HPS) nécessitent une séquence d’installation de programmation spécifique pour augmenter la fréquence PLL de manière ultraplat dans Arria les dispositifs industriels SoC 10 à -40 degreesC, sinon le HPS risque de ne pas démarrer.
Pour résoudre ce problème dans la version 16.0 du logiciel SoC EDS, téléchargez le correctif ci-dessous et suivez les instructions dans le lisez-moi.
Téléchargez le logiciel SoC EDS version 16.0 Patch 002soc pour Linux(.run)
Téléchargez le readme pour SoC EDS version 16.0 du correctif 002soc pour Linux (.txt)
Le correctif correspondant pour socfpga UEFI est disponible dans l’étiquette rel_socfpga_arria10_soceds_16.0 de la branche socfpga_udk2015 à partir du référentiel github :
https://github.com/altera-opensource/uefi-socfpga.
Ce problème devrait être résolu dans une version ultérieure du logiciel SoC EDS.