ID de l'article: 000086943 Type de contenu: Messages d'erreur Dernière révision: 05/09/2018

Erreur interne : l’option de préaccentuation programmable est définie sur 1 pour la broche dut_mem_mem_par(0)~pad, mais le paramètre n’est pas pris en charge par la norme d’E/S SSTL-12 avec taux de balayage 0

Environnement

    Intel® Quartus® Prime Standard Edition
    Intel® Quartus® Prime Pro Edition
    FPGA Intel® Arria® 10 IP pour interfaces de mémoire externe
    FPGA Intel® Stratix® 10 IP pour interfaces de mémoire externe
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descriptif

Vous pouvez voir une erreur similaire à celle illustrée ci-dessous lors de la compilation de l’IP DDR4 dans les versions 18.0 et 18.0.1 du logiciel Quartus® Prime.

Erreur interne : l’option de préaccentuation programmable est définie sur 1 pour la broche <signal_name>~pad, mais le paramètre n’est pas pris en charge par la norme d’E/S SSTL-12 avec une vitesse de balayage de 0

Le <signal_name> est l’un des signaux d’adresse/commande DDR4.

Résolution

Dans le projet Quartus® Prime . QSF, entrez l’affectation suivante :

set_instance_assignment -name PROGRAMMABLE_PREEMPHASIS 0 -to <signal_name>

Ajoutez une affectation similaire pour chaque signal DDR4 affecté.

Produits associés

Cet article concerne 2 produits

FPGA et FPGA SoC Intel® Arria® 10
FPGA et FPGA SoC Intel® Stratix® 10

1

Vous avez besoin d'aide ?

Contacter l'assistance

Avertissement

1

Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.