ID de l'article: 000086932 Type de contenu: Dépannage Dernière révision: 14/11/2018

Pourquoi le Intel® MAX® 10 DDR2 ne bascule-t-il pas mem_odt signal pendant l’étalonnage, tant dans la simulation RTL que dans le fonctionnement matériel ?

Environnement

  • Intel® Quartus® Prime Lite Edition
  • Intel® Quartus® Prime Standard Edition
  • FPGA Intel® IP UniPHY avec contrôleur DDR2 SDRAM
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    Problème critique

    Descriptif

    En raison d’un problème avec l’IP Intel® MAX® 10 DDR2, le signal de mem_odt ne bascule pas pendant l’étalonnage. Bien qu’il s’agisse d’un comportement incorrect pour le signal mem_odt pendant l’étalonnage, l’interface DDR2 n’est pas affectée fonctionnellement.

    Après l’étalonnage, le mem_odt bascule comme prévu pendant les transactions d’écriture de la mémoire.

    Résolution

     

    Ce problème devrait être résolu dans une prochaine version du logiciel Intel® Quartus® Prime.

    Produits associés

    Cet article concerne 1 produits

    FPGA Intel® MAX® 10

    Vous avez besoin d'aide ?

    Contacter l'assistance

    Avertissement

    1

    Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

    Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.