ID de l'article: 000086924 Type de contenu: Dépannage Dernière révision: 29/08/2017

Pourquoi erreur d’installateur avec un niveau de tension différent sur Stratix banque d’E/S 10 3V ?

Environnement

  • Intel® Quartus® Prime Pro Edition
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descriptif

    Lorsque le contrôleur des E/S est limité à une norme d’E/S différente dans une autre banque d’E/S 3V, le fitter a échoué comme le message d’erreur suivant.


    Erreur (175020) : le Fitter ne peut pas placer la broche logique dans la région (0, 12) vers (0, 14), à laquelle elle est limitée, car il n’y a pas d’emplacement valide dans la région pour la logique de ce type.
    Erreur (19261) : Signal xxx a été limité à un emplacement qui est une broche à double usage qui peut être utilisée par le PCIe HIP comme nPERST.  Si vous utilisez le signal comme nPERST, veuillez sélectionner un IO_STANDARD 3V.  Si vous n’utilisez pas PCIe et essayez volontairement d’utiliser une norme non 3V sur cette broche, ajoutez « set_instance_assignment -name USE_AS_3V_GPIO ON -to local_rstn » à votre fichier QSF. Sinon, vous pouvez déplacer ce signal à un autre endroit. (1 emplacement affecté)

    Résolution

    Toutes les banques d’E/S 3V doivent être alimentées à la même tension pour Stratix 10.

    Produits associés

    Cet article concerne 1 produits

    FPGA et FPGA SoC Intel® Stratix® 10

    Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.