ID de l'article: 000086911 Type de contenu: Dépannage Dernière révision: 30/01/2018

Pourquoi la boîte du paramètre de synchronisation tRTP ne figure-t-elle pas dans les GUIS EMIF Intel® Stratix® 10 et Intel Arria® 10 ?

Environnement

    Intel® Quartus® Prime Pro Edition
    Intel® Quartus® Prime Standard Edition
    FPGA Intel® Arria® 10 IP pour interfaces de mémoire externe
    FPGA Intel® Stratix® 10 IP pour interfaces de mémoire externe
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descriptif

Les paramètres tWR et tRTP partagent les mêmes bits de registre du mode DDR4 MR0. Une fois que le paramètre tWR est défini, le paramètre tRTP est défini automatiquement car la relation tWR et tRTP est corrigée.

  

Résolution

Aucun

Produits associés

Cet article concerne 2 produits

FPGA et FPGA SoC Intel® Arria® 10
FPGA et FPGA SoC Intel® Stratix® 10

1

Vous avez besoin d'aide ?

Contacter l'assistance

Avertissement

1

Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.