ID de l'article: 000086903 Type de contenu: Dépannage Dernière révision: 11/12/2018

Pourquoi l’IP DDR3 Arria® 10 ne peut-elle pas quitter le mode d’actualisation automatique ?

Environnement

  • Intel® Quartus® Prime Pro Edition
  • FPGA Intel® Arria® 10 IP pour interfaces de mémoire externe
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descriptif

    En raison d’un problème avec l’IP DDR3 Arria® 10, il se peut que vous ne puissiez pas revenir au mode d’actualisation automatique si le mode d’actualisation automatique est activé.

    Résolution

    Pour contourner ce problème, activez le bit de sortie automatique auto-actualisé (c’est-à-dire cfg_srf_autoexit_en) dans le registre sbcfg1 de l’interface de registre à mémoire mappée (MMR). Lorsque le bit cfg_srf_autoexit_en est défini, la DRAM ne peut entrer en mode d’actualisation automatique que lorsque la file d’attente de commandes est vide. La DRAM quitte le mode d’actualisation automatique lorsque la file d’attente de commandes n’est pas vide ou lorsqu’une nouvelle commande est détectée sur l’interface Avalon.

    Produits associés

    Cet article concerne 1 produits

    FPGA et FPGA SoC Intel® Arria® 10

    Vous avez besoin d'aide ?

    Contacter l'assistance

    Avertissement

    1

    Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

    Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.