En raison d’un problème dans la version 17.1 et antérieure du logiciel Intel® Quartus® Prime Pro, vous pouvez constater cette erreur interne lors de la compilation d’un projet Intel Stratix® 10 qui contient une interface mémoire externe Intel Stratix une IP à 10 FPGA et la cession qsf suivante :
ENABLE_SMART_VOLTAGE_ID set_global_assignment nom activé
Erreur interne : sous-système : SIN, fichier : /quartus/tsm/sin/sin_micro_tnodes_dag.cpp, ligne : 978
Problème rencontré en lisant le SIN_MICRO_TNODES_DAG spécifié du disque [17.1.2/304/linux64/quartus/common/devinfo/14nm/ddb_nadder_emif_fls_vid2]
Cette erreur interne peut également être constatée lors de la migration d’un projet vers le logiciel Quartus Prime Pro version 18.0.
La ENABLE_SMART_VOLTAGE_ID affectation définie sur ACTIVÉ n’est pas prise en charge pour les périphériques Stratix 10 FPGA. Changez la cession qsf sur
ENABLE_SMART_VOLTAGE_ID de nom set_global_assignment DÉSACTIVÉ
Stratix 10 paramètres VID sont configurés dans les affectations > les options de périphérique > et broches > la gestion de l’alimentation et l’VID
Dans la version 18.0 du logiciel Quartus Prime Pro, le paramètre d’ID SmartVoltage est grisé dans les paramètres > les paramètres et conditions d’exploitation