En raison d’un problème dans la version 19.1 du logiciel Intel® Quartus® Prime Pro Edition et la version 18.1 du logiciel Intel® Quartus® Prime Standard Edition, vous pouvez constater que la fréquence d’horloge de l’interface, la fréquence d’horloge de référence PLL et la fréquence d’horloge VCO du Lite PHY pour interfaces parallèles Intel® Arria® 10 FPGA IP générée sont différentes de la fréquence d’entrée de l’utilisateur. Lorsque vous réalisez une simulation RTL, vous verrez que la fréquence utilisée est la fréquence d’entrée de l’utilisateur au lieu de la fréquence dans le rapport de compilation.
Par exemple,
Pour éviter l’erreur d’arrondissement dans la simulation RTL, les fréquences sont roundées jusqu’au numéro pair le plus proche afin que chaque bord d’horloge soit aligné pendant la simulation. Cependant, sur le matériel réel, la fréquence sera la fréquence dans le rapport de compilation.