En raison d’un problème se déroulant dans la version 18.1 du logiciel Intel® Quartus® Prime Pro Edition, il est possible que vous rencontriez des violations maximales de la torsadation lors de la compilation du projet avec signal tap activé. Ces violations se produisent dans les conceptions ciblant Intel® Arria® 10 appareils, car la contrainte de synchronisation générée automatiquement dans intel_signal_tap.sdc limite le retard maximal à 1 ns.
Pour contourner ce problème, écrivez une contrainte de set_max_delay comme suit pour remplacer la contrainte de set_max_delay dans le fichier intel_signal_tap.sdc généré automatiquement :
set_max_delay -de [get_registers {auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_top|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_acq_clk_xing|intel_stp_status_bits_cdc_u1|stp_status_bits_in_reg[*]}] à [get_registers {auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_top|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_acq_clk_xing|intel_ stp_status_bits_cdc_u1|stp_status_bits_out[*]}] 30.000